Tag Archives: FIR Filter

高速シリアルインターフェースのプリエンファシス効果をSpice Verilog-aでシミュレーションしてみよう!

伝送データレート高速化が進み高速信号を送信する際、プリエンファシス技術を使用する機会が多くなっています。プリエンファシスとは、送信信号の高域を予め強調しておき、伝送線路の損失(帯域不足)*1を補い受信端で最適な波形を得る、という感じの説明になると思います。今回は、デモ版のSpice Verilog-a*2シミュレーターを使用し、プリエンファシスとは

Read More »
Subscribe to get MCPC Technical Paper.
Subscribe
close-image
Subscribe to get the UHD Technical Paper.
Subscribe
close-image
Subscribe to get HDMI Technical Paper.
Subscribe
close-image
Subscribe to get Wi-Fi Technical Paper.
Subscribe
close-image
Subscribe to get USB Technical Paper.
Subscribe
close-image